Halbleiter-Fab Live-Modell

Sie leiten die Lithografie-Bay einer 300-mm-Wafer-Fab — acht Scanner, ein Reinraum und ein Rezept, das innerhalb der Spezifikation bleiben muss. Wafer stauen sich, Werkzeuge fallen aus, Partikel dringen ein, und die Ausbeute bewegt sich mit jeder Entscheidung.

Das lernen Sie

Simulator

Zeit 0 h
Werkzeugverfügbarkeit 100% · Work in Process 20 · Reinraum-ISO-Klasse 3,4S1⚙S2▶S3▶S4▶S5▶S6▶S7‖S8‖WIP 20▶ 34 wph
  • Produktiv
  • Standby
  • Engineering
  • Stillstand (Reparatur)
  • Partikel in der Luft

Regler

Pro Stunde in den Bay eingeschleuste Wafer.

Anteil der Scannerzeit für experimentelle Waferlose, die den Prozess anlernen: jetzt weniger Output, später weniger Defekte.

Jeder Techniker repariert jeweils ein Werkzeug.

Mehr Luftwechsel verdünnen Partikel; die Ventilatorleistung wächst mit der dritten Potenz der Drehzahl.

Jede eingekleidete Person setzt trotzdem Partikel frei.

Pro Stunde gemessene Wafer: schärferes SPC-Diagramm, etwas weniger Kapazität.

Dauert 3 h und bringt 2 Personen zusätzlich in den Raum, solange sie arbeiten.

2 h bei halber Kapazität, dann ist der Prozess wieder auf Zielwert.

Kennzahlen

Ausgegebene Gut-Dies
19547/h
Ausbeute
89,8%
normal
Reinraum-ISO-Klasse
3,4
normal
Bay-Durchlaufzeit
1,6h
normal
Werkzeugverfügbarkeit100 %
Werkzeugauslastung71 %
Entwicklungszeit10 %
Eingeschleuste Wafer-Starts34 wph
Work in Process20 wafers
Defektdichte0,110 /cm²
Prozessfähigkeit Cpk1,25 · Warnung
Außerhalb der Spezifikation (Wafer-Äquivalente)0,0 wph
Bay-Leistung1339 kW

Verlauf

Ausgegebene Gut-Dies: — /h250000

SPC-Stichprobe (CD-Versatz)

SPC-Stichprobe (CD-Versatz): 0 ⚑+3σ−3σ

Krisenszenarien

Stufe 1 · Partikelabweichung

Eine Routineschicht an der Mobilchip-Linie. Irgendwo über der Bay fällt gleich ein Deckenfilter aus. Halten Sie den Reinraum in seiner Klasse, schützen Sie die Ausbeute — und lassen Sie die Ventilatoren nicht länger als nötig auf voller Drehzahl.

  • ISO-Klasse am Ende wieder ≤ 3,6
  • Nach der ersten Stunde nie über Klasse 4,55
  • Mittlere Ausbeute ≥ 87 % in den ersten Stunden der Abweichung
  • Mittlere Bay-Leistung ≤ 1.380 kW in der zweiten Hälfte

Stufe 2 · Scannerabsturz

Die Bay läuft heiß mit 38 Wafer-Starts pro Stunde. Drei Scanner fallen gleich gleichzeitig aus. Verhindern Sie, dass die Warteschlange explodiert, während Sie sie zurückholen, und liefern Sie trotzdem gute Dies.

  • WIP ≤ 60 Wafer am Ende
  • Durchlaufzeit nach dem Absturz nie über 3,5 h (Queue-Time-Fenster)
  • Mindestens 900.000 Gut-Dies in 48 h
  • Mindestens 1600 Wafer-Starts in 48 h einschleusen (Startplan: 34 pro Stunde)

Stufe 3 · Rezeptdrift

Gestern Abend ging eine neue Rezeptrevision live. Noch weiß niemand, dass sie die kritische Dimension langsam verschiebt. Beobachten Sie das SPC-Diagramm: Erkennen Sie die Drift und setzen Sie zurück, bevor Wafer außerhalb der Spezifikation landen.

  • Höchstens 12 Wafer-Äquivalente außerhalb der Spezifikation insgesamt
  • Cpk ≥ 1,2 am Ende
  • Mindestens 620.000 Gut-Dies

Stufe 2 · Hochlauf eines neuen Produkts

Ein großer Beschleunigerchip geht mit einem unreifen Prozess in Produktion: Die Defektdichte ist hoch, und ein 600-mm²-Die verzeiht nichts. Die Linie wird mit 42 Wafer-Starts pro Stunde beladen. Sie haben 14 Tage. Wägen Sie den Output von heute gegen das Lernen für morgen ab.

  • Defektdichte ≤ 0,08 /cm² an Tag 14
  • Mindestens 660.000 Gut-Dies in 14 Tagen

Grundlage — das Modell hinter den Zahlen

Jede Beziehung, die der Simulator verwendet, mit ihrer Quelle. Als Annahmen gekennzeichnete Konstanten sind anschauliche Kalibrierungen.

Anlagenzustände folgen SEMI E10: produktiv, Standby, Engineering, geplanter und ungeplanter Stillstand.
Availability = up tools / 8 · Utilization = productive tool-hours / total[1]
Werkzeuge fallen zufällig mit exponentiell verteilter Zeit bis zum Ausfall aus; Reparaturen warten auf einen freien Techniker.
P(fail in Δt) = 1 − e^(−Δt/MTBF), MTBF = 250 h; repair ~ Exp(mean 6 h) once a technician is free[17][1]Annahme: Größenordnungen (MTBF, Erzeugungsraten, k, τ) sind anschauliche Kalibrierungen, keine Daten einer realen Fab.
Das Little'sche Gesetz verknüpft Work in Process, Durchsatz und Durchlaufzeit.
CT = WIP / TH = T0 + queue / TH, T0 = 1 h[6][5]
In einer stabilen Linie entspricht der Durchsatz der Einschleusrate: Ein nicht eingeschleuster Wafer-Start ist ein Wafer, der nie herauskommt. Wafer, die zwischen den Schritten zu lange warten, überschreiten das Queue-Time-Fenster.
TH = release rate while u < 1 ⇒ wafers out ≈ Σ starts; queue wait = CT − T0 = queue / TH ≤ queue-time window (3.5 h CT in semi-tool-crash)[5][16]Annahme: Die Durchlaufzeitgrenze von 3,5 h steht für ein Queue-Time-Fenster; reale Fenster legt die Prozesstechnik Schritt für Schritt fest, und Wafer, die sie überschreiten, werden in der Regel verschrottet.
Kingman-Näherung: Die Wartezeit wächst wie u/(1−u) — sie explodiert, wenn sich die Auslastung 100 % nähert.
CTq ≈ ((ca² + ce²)/2) · (u/(1−u)) · te[5]Zur Veranschaulichung gezeigt: Die Warteschlange des Simulators entsteht aus zufälligen Ankünften und zufälliger Kapazität, nicht aus dieser Formel.
Klassengrenze nach ISO 14644-1 für Partikel der Größe D; bei 0,1 µm ist die Klasse der Logarithmus der Konzentration.
Cn = 10^N · (0.1/D)^2.08 ⇒ N = log10(C≥0.1µm)[2]
Gut durchmischter Raum: Konzentration = Erzeugung ÷ (Luftwechsel × Volumen × Filterwirkungsgrad).
C = G / (ACH · V · η)[13][11]Annahme: Größenordnungen (MTBF, Erzeugungsraten, k, τ) sind anschauliche Kalibrierungen, keine Daten einer realen Fab.
Ventilator-Affinitätsgesetz: Die Leistung steigt mit der dritten Potenz der Drehzahl.
P_fan = P_max · (speed)³[10]
Negativ-binomiale Ausbeute: Defekte treten gehäuft auf, sodass die Ausbeute langsamer sinkt, als das Poisson-Modell vorhersagt.
Y = (1 + A·D/α)^(−α), α = 2 (α→∞: Y = e^(−A·D))[3][4][15][14]
Ausbeute-Lernen: Die Defektdichte sinkt auf ein reifes Niveau, je mehr Entwicklungszeit aufgewendet wird.
D(t+Δt) = D∞ + (D − D∞)·e^(−Δt/τ), τ = 120 h · (0.10 / engineering share)[15][18]Annahme: τ ist gegenüber den berichteten Lernraten der Branche (4–6,5 % pro Monat, Leachman) etwa 100-fach zeitlich gestaucht, damit ein 14-Tage-Szenario den Effekt zeigt.
Partikel, die auf Wafer fallen, erzeugen Killerdefekte proportional zur Luftkonzentration.
D_total = D_learn + k · C, k = 4·10⁻⁶ cm⁻² per particle/m³Annahme: eine anschauliche Konstante — reale Fabs kalibrieren Killerdefektraten aus ihren eigenen Inspektionsdaten.
Parametrische Ausbeute: der Anteil eines normalen Prozesses, der innerhalb der Spezifikationsgrenzen liegt; Cpk misst den Spielraum.
Y_param = Φ((USL−μ)/σ) − Φ((LSL−μ)/σ), Cpk = min(USL−μ, μ−LSL)/(3σ)[7][8][19]
SPC: Mittelwerte von n Stichproben mit Kontrollgrenzen von ±3σ/√n und Zonenregeln.
x̄ ~ N(μ, σ/√n), control limits ±3σ/√n; zone rules (2 of 3 beyond 2σ, 4 of 5 beyond 1σ, 8 on one side)[8][7][12]
Weitere Betriebskonstanten, die das Modell verwendet.
8 scanners × 6 wafer-starts/h · metrology −0.5 % capacity per sampled wafer/h · rollback: 2 h at half capacity + 4 wafer-equivalents reworked · drift 0.25 nm/h · crash repair 18 technician-hours · leak crew +2 people for 3 h · tools 150 kW busy / 60 kW idle, fans 150 kW at 100 %Annahme: Größenordnungen (MTBF, Erzeugungsraten, k, τ) sind anschauliche Kalibrierungen, keine Daten einer realen Fab.
Brutto-Dies pro 300-mm-Wafer bei einem Die der Fläche A.
DPW = π·d²/(4A) − π·d/√(2A), d = 300 mm[9]

Zufall: ein Mulberry32-Generator mit Seed; verwendete Verteilungen — gleichverteilt, exponentiell (inverse Verteilungsfunktion), normal (Box–Muller), Poisson (Knuth). Der Seed wird angezeigt und lässt sich teilen.

Quellen

  1. SEMI E10 — Specification for Definition and Measurement of Equipment Reliability, Availability, and Maintainability (RAM) and Utilization — SEMI
  2. ISO 14644-1:2015 Cleanrooms and associated controlled environments — Part 1: Classification of air cleanliness by particle concentration — ISO, 2015
  3. C. H. Stapper, F. M. Armstrong, K. Saji — Integrated circuit yield statistics — Proceedings of the IEEE 71(4), 1983
  4. J. A. Cunningham — The use and evaluation of yield models in integrated circuit manufacturing — IEEE Trans. Semiconductor Manufacturing 3(2), 1990
  5. W. J. Hopp, M. L. Spearman — Factory Physics (3rd ed.), ch. 7–8: Little’s law, Kingman (VUT) equation — Waveland Press, 2008
  6. J. D. C. Little — A Proof for the Queuing Formula L = λW — Operations Research 9(3), 1961
  7. D. C. Montgomery — Introduction to Statistical Quality Control (x̄ charts, process capability Cpk) — Wiley, 2019
  8. NIST/SEMATECH e-Handbook of Statistical Methods — 6.3 Univariate and Multivariate Control Charts; 6.1.6 Process capability — NIST
  9. Dies-per-wafer estimate DPW = πd²/(4S) − πd/√(2S) (de Vries, “Investigation of gross die per wafer formulas”, IEEE TSM 18(1)) — IEEE, 2005
  10. Fan affinity laws: flow ∝ speed, pressure ∝ speed², power ∝ speed³ — U.S. DOE — Improving Fan System Performance: A Sourcebook for Industry
  11. EN 1822-1:2019 High efficiency air filters (EPA, HEPA and ULPA) — classification (U15 ≥ 99.9995 % at MPPS) — CEN, 2019
  12. Western Electric Statistical Quality Control Handbook (1956) — zone rules for control charts — Western Electric / NIST e-Handbook 6.3.2
  13. W. Whyte — Cleanroom Technology: Fundamentals of Design, Testing and Operation (2nd ed.), ch. on dispersion of particles from people; well-mixed room dilution equation — Wiley, 2010
  14. Yu. I. Bogdanov, N. A. Bogdanova, V. L. Dshkhunyan — Statistical Yield Modeling for IC Manufacture: Hierarchical Fault Distributions (§2 Compound Poisson distribution, after Eq. (17), p. 4 of the arXiv PDF — large-area clustering negative binomial model: the cluster parameter’s “typical values approximately range from 0.3 to 7”) — arXiv physics/0303039, 2003
  15. R. C. Leachman — Yield Modeling and Analysis (Poisson, Murphy, Seeds, negative-binomial models; §8: SMLY survey with C. N. Berglund for International SEMATECH, 2002–03 — yield loss fitted as YL(t) = YL(0)·e^(−λt), Table 2 averages 4.4 / 4.0 / 6.5 %/month at 350 / 250 / 180 nm) — UC Berkeley, IEOR 130 course notes (unpublished), 2014
  16. A. Klemmt, L. Mönch — Scheduling jobs with time constraints between consecutive process steps in semiconductor manufacturing (time windows set by process engineering against native oxidation and contamination; jobs that violate them are scrapped) — Proceedings of the 2012 Winter Simulation Conference, 2012
  17. NIST/SEMATECH e-Handbook of Statistical Methods — 8.1.6.1 Exponential distribution (constant failure rate) — NIST
  18. C. Weber — Yield learning and the sources of profitability in semiconductor manufacturing and process development — IEEE Trans. Semiconductor Manufacturing 17(4), 2004
  19. M. Abramowitz, I. Stegun — Handbook of Mathematical Functions, 26.2.17 — NBS, 1964

Wer das beruflich macht

Lehrmodell — nicht für operative Entscheidungen geeignet. Reale Standorte kalibrieren jede Konstante auf ihre eigenen Anlagen und Daten.