💠 Nhà máy bán dẫn Mô hình trực tiếp

Cơ sở — mô hình đằng sau các con số

Mọi quan hệ mà trình mô phỏng sử dụng, kèm nguồn. Các hằng số đánh dấu là giả định là các hiệu chỉnh minh họa.

Các trạng thái thiết bị theo SEMI E10: sản xuất, chờ, kỹ thuật, dừng theo kế hoạch và dừng ngoài kế hoạch.

Availability = up tools / 8 · Utilization = productive tool-hours / total[1]

Thiết bị hỏng ngẫu nhiên với thời gian đến khi hỏng theo phân bố mũ; ca sửa chờ có kỹ thuật viên rảnh.

P(fail in Δt) = 1 − e^(−Δt/MTBF), MTBF = 250 h; repair ~ Exp(mean 6 h) once a technician is free[17][1]Giả định: các độ lớn (MTBF, tốc độ phát sinh, k, τ) là các hiệu chỉnh minh họa, không phải dữ liệu từ một nhà máy fab thực.

Định luật Little liên hệ sản phẩm dở dang, thông lượng và thời gian chu kỳ.

CT = WIP / TH = T0 + queue / TH, T0 = 1 h[6][5]

Trong một dây chuyền ổn định, sản lượng bằng tốc độ khởi chạy, nên một wafer không được khởi chạy là một wafer không bao giờ ra. Wafer chờ quá lâu giữa các bước sẽ vi phạm cửa sổ thời gian chờ.

TH = release rate while u < 1 ⇒ wafers out ≈ Σ starts; queue wait = CT − T0 = queue / TH ≤ queue-time window (3.5 h CT in semi-tool-crash)[5][16]Giả định: giới hạn thời gian chu kỳ 3,5 giờ đại diện cho cửa sổ thời gian chờ (queue-time); cửa sổ thực tế do kỹ thuật quy trình đặt cho từng bước, và wafer vi phạm chúng thường bị loại bỏ.

Xấp xỉ Kingman: thời gian hàng đợi tăng như u/(1−u) — nó bùng nổ khi mức sử dụng tiến gần 100 %.

CTq ≈ ((ca² + ce²)/2) · (u/(1−u)) · te[5]Hiển thị để trực quan hóa: hàng đợi của trình mô phỏng phát sinh từ lượng đến ngẫu nhiên và công suất ngẫu nhiên chứ không từ công thức này.

Giới hạn cấp ISO 14644-1 cho hạt kích thước D; ở 0,1 µm, cấp là logarit của nồng độ.

Cn = 10^N · (0.1/D)^2.08 ⇒ N = log10(C≥0.1µm)[2]

Phòng trộn đều: nồng độ = lượng phát sinh ÷ (số lần thay khí × thể tích × hiệu suất bộ lọc).

C = G / (ACH · V · η)[13][11]Giả định: các độ lớn (MTBF, tốc độ phát sinh, k, τ) là các hiệu chỉnh minh họa, không phải dữ liệu từ một nhà máy fab thực.

Định luật tương đồng quạt: công suất tăng theo lập phương tốc độ quạt.

P_fan = P_max · (speed)³[10]

Năng suất nhị thức âm: các lỗi tụm lại, nên năng suất giảm chậm hơn mô hình Poisson dự đoán.

Y = (1 + A·D/α)^(−α), α = 2 (α→∞: Y = e^(−A·D))[3][4][15][14]

Học năng suất: mật độ lỗi giảm dần về mức trưởng thành khi dành thời gian kỹ thuật.

D(t+Δt) = D∞ + (D − D∞)·e^(−Δt/τ), τ = 120 h · (0.10 / engineering share)[15][18]Giả định: τ được nén thời gian khoảng 100 lần so với tốc độ học được báo cáo của ngành (4–6,5 % mỗi tháng, Leachman) để kịch bản 14 ngày cho thấy hiệu ứng.

Các hạt rơi lên wafer thêm lỗi chí mạng tỷ lệ với nồng độ trong không khí.

D_total = D_learn + k · C, k = 4·10⁻⁶ cm⁻² per particle/m³Giả định: một hằng số minh họa — các nhà máy fab thực hiệu chỉnh tỷ lệ lỗi chí mạng từ dữ liệu kiểm tra của riêng họ.

Năng suất tham số: tỷ lệ của một quy trình chuẩn nằm trong giới hạn thông số; Cpk đo biên an toàn.

Y_param = Φ((USL−μ)/σ) − Φ((LSL−μ)/σ), Cpk = min(USL−μ, μ−LSL)/(3σ)[7][8][19]

SPC: trung bình của n mẫu, với giới hạn kiểm soát ±3σ/√n và các quy tắc vùng.

x̄ ~ N(μ, σ/√n), control limits ±3σ/√n; zone rules (2 of 3 beyond 2σ, 4 of 5 beyond 1σ, 8 on one side)[8][7][12]

Các hằng số vận hành khác mà mô hình sử dụng.

8 scanners × 6 wafer-starts/h · metrology −0.5 % capacity per sampled wafer/h · rollback: 2 h at half capacity + 4 wafer-equivalents reworked · drift 0.25 nm/h · crash repair 18 technician-hours · leak crew +2 people for 3 h · tools 150 kW busy / 60 kW idle, fans 150 kW at 100 %Giả định: các độ lớn (MTBF, tốc độ phát sinh, k, τ) là các hiệu chỉnh minh họa, không phải dữ liệu từ một nhà máy fab thực.

Tổng số die trên mỗi wafer 300 mm với die có diện tích A.

DPW = π·d²/(4A) − π·d/√(2A), d = 300 mm[9]

Tính ngẫu nhiên: bộ sinh mulberry32 có seed; các phân phối được dùng — đều, mũ (CDF nghịch đảo), chuẩn (Box–Muller), Poisson (Knuth). Seed được hiển thị và có thể chia sẻ.

Nguồn

1. SEMI E10 — Specification for Definition and Measurement of Equipment Reliability, Availability, and Maintainability (RAM) and Utilization — SEMI
2. ISO 14644-1:2015 Cleanrooms and associated controlled environments — Part 1: Classification of air cleanliness by particle concentration — ISO, 2015
3. C. H. Stapper, F. M. Armstrong, K. Saji — Integrated circuit yield statistics — Proceedings of the IEEE 71(4), 1983
4. J. A. Cunningham — The use and evaluation of yield models in integrated circuit manufacturing — IEEE Trans. Semiconductor Manufacturing 3(2), 1990
5. W. J. Hopp, M. L. Spearman — Factory Physics (3rd ed.), ch. 7–8: Little’s law, Kingman (VUT) equation — Waveland Press, 2008
6. J. D. C. Little — A Proof for the Queuing Formula L = λW — Operations Research 9(3), 1961
7. D. C. Montgomery — Introduction to Statistical Quality Control (x̄ charts, process capability Cpk) — Wiley, 2019
8. NIST/SEMATECH e-Handbook of Statistical Methods — 6.3 Univariate and Multivariate Control Charts; 6.1.6 Process capability — NIST
9. Dies-per-wafer estimate DPW = πd²/(4S) − πd/√(2S) (de Vries, “Investigation of gross die per wafer formulas”, IEEE TSM 18(1)) — IEEE, 2005
10. Fan affinity laws: flow ∝ speed, pressure ∝ speed², power ∝ speed³ — U.S. DOE — Improving Fan System Performance: A Sourcebook for Industry
11. EN 1822-1:2019 High efficiency air filters (EPA, HEPA and ULPA) — classification (U15 ≥ 99.9995 % at MPPS) — CEN, 2019
12. Western Electric Statistical Quality Control Handbook (1956) — zone rules for control charts — Western Electric / NIST e-Handbook 6.3.2
13. W. Whyte — Cleanroom Technology: Fundamentals of Design, Testing and Operation (2nd ed.), ch. on dispersion of particles from people; well-mixed room dilution equation — Wiley, 2010
14. Yu. I. Bogdanov, N. A. Bogdanova, V. L. Dshkhunyan — Statistical Yield Modeling for IC Manufacture: Hierarchical Fault Distributions (§2 Compound Poisson distribution, after Eq. (17), p. 4 of the arXiv PDF — large-area clustering negative binomial model: the cluster parameter’s “typical values approximately range from 0.3 to 7”) — arXiv physics/0303039, 2003
15. R. C. Leachman — Yield Modeling and Analysis (Poisson, Murphy, Seeds, negative-binomial models; §8: SMLY survey with C. N. Berglund for International SEMATECH, 2002–03 — yield loss fitted as YL(t) = YL(0)·e^(−λt), Table 2 averages 4.4 / 4.0 / 6.5 %/month at 350 / 250 / 180 nm) — UC Berkeley, IEOR 130 course notes (unpublished), 2014
16. A. Klemmt, L. Mönch — Scheduling jobs with time constraints between consecutive process steps in semiconductor manufacturing (time windows set by process engineering against native oxidation and contamination; jobs that violate them are scrapped) — Proceedings of the 2012 Winter Simulation Conference, 2012
17. NIST/SEMATECH e-Handbook of Statistical Methods — 8.1.6.1 Exponential distribution (constant failure rate) — NIST
18. C. Weber — Yield learning and the sources of profitability in semiconductor manufacturing and process development — IEEE Trans. Semiconductor Manufacturing 17(4), 2004
19. M. Abramowitz, I. Stegun — Handbook of Mathematical Functions, 26.2.17 — NBS, 1964