Fab di semiconduttori Modello live

Gestisci il bay di litografia di una fab di wafer da 300 mm: otto scanner, una camera bianca e una ricetta che deve restare nelle specifiche. I wafer fanno coda, le macchine si guastano, le particelle entrano e lo yield cambia a ogni decisione.

Cosa imparerai

Simulatore

Tempo 0 h
Disponibilità delle macchine 100% · Work in process 20 · Classe ISO della camera bianca 3,4S1⚙S2▶S3▶S4▶S5▶S6▶S7‖S8‖WIP 20▶ 34 wph
  • Produttivo
  • Standby
  • Ingegneria
  • Fermo (riparazione)
  • Particelle in aria

Comandi

Wafer rilasciati nel bay all'ora.

Quota del tempo dello scanner dedicata a lotti sperimentali di wafer che insegnano il processo: meno produzione ora, meno difetti dopo.

Ogni tecnico ripara una macchina alla volta.

Più ricambi d'aria diluiscono le particelle; la potenza dei ventilatori cresce con il cubo della velocità.

Ogni persona in tuta rilascia comunque particelle.

Wafer misurati all'ora: carta SPC più nitida, capacità leggermente ridotta.

Richiede 3 h e aggiunge 2 persone nella stanza mentre lavorano.

2 h a metà capacità, poi il processo torna sul target.

Indicatori

Die buoni in uscita
19547/h
Yield
89,8%
normale
Classe ISO della camera bianca
3,4
normale
Tempo di ciclo del bay
1,6h
normale
Disponibilità delle macchine100 %
Utilizzo delle macchine71 %
Tempo di ingegneria10 %
Wafer starts rilasciati34 wph
Work in process20 wafers
Densità di difetti0,110 /cm²
Capacità di processo Cpk1,25 · allerta
Fuori specifica (equivalenti wafer)0,0 wph
Potenza del bay1339 kW

Andamento

Die buoni in uscita: — /h250000

Campione SPC (offset CD)

Campione SPC (offset CD): 0 ⚑+3σ−3σ

Scenari di crisi

Livello 1 · Escursione di particelle

Un turno di routine sulla linea dei chip mobile. Da qualche parte sopra il bay un filtro a soffitto sta per cedere. Mantieni la camera bianca nella sua classe, proteggi lo yield e non lasciare i ventilatori al massimo più del necessario.

  • Classe ISO di nuovo ≤ 3,6 alla fine
  • Mai sopra la classe 4,55 dopo la prima ora
  • Yield medio ≥ 87 % nelle prime ore dell'escursione
  • Potenza media del bay ≤ 1.380 kW nella seconda metà

Livello 2 · Crash degli scanner

Il bay lavora a pieno ritmo con 38 wafer starts all'ora. Tre scanner stanno per fermarsi insieme. Evita che la coda esploda mentre li ripristini, e consegna comunque die buoni.

  • WIP ≤ 60 wafer alla fine
  • Tempo di ciclo mai sopra 3,5 h dopo il crash (finestra di queue time)
  • Almeno 900.000 die buoni in 48 h
  • Rilascia almeno 1600 wafer start in 48 h (piano degli start: 34 all'ora)

Livello 3 · Deriva della ricetta

Ieri sera è andata in produzione una nuova revisione della ricetta. Nessuno sa ancora che sposta lentamente la dimensione critica. Osserva la carta SPC: individua la deriva e fai il rollback prima che i wafer escano dalle specifiche.

  • Al massimo 12 equivalenti wafer fuori specifica in totale
  • Cpk ≥ 1,2 alla fine
  • Almeno 620.000 die buoni

Livello 2 · Ramp di un nuovo prodotto

Un grande chip acceleratore entra in produzione con un processo immaturo: la densità di difetti è alta e un die da 600 mm² non perdona. La linea è caricata a 42 wafer starts all'ora. Hai 14 giorni. Bilancia la produzione di oggi con l'apprendimento per domani.

  • Densità di difetti ≤ 0,08 /cm² al giorno 14
  • Almeno 660.000 die buoni in 14 giorni

Base: il modello dietro i numeri

Ogni relazione usata dal simulatore, con la sua fonte. Le costanti indicate come ipotesi sono tarature illustrative.

Gli stati delle apparecchiature seguono SEMI E10: produttivo, standby, ingegneria, fermo programmato e non programmato.
Availability = up tools / 8 · Utilization = productive tool-hours / total[1]
Le macchine si guastano a caso con un tempo al guasto esponenziale; le riparazioni attendono un tecnico libero.
P(fail in Δt) = 1 − e^(−Δt/MTBF), MTBF = 250 h; repair ~ Exp(mean 6 h) once a technician is free[17][1]Ipotesi: le grandezze (MTBF, tassi di generazione, k, τ) sono tarature illustrative, non dati di una fab reale.
La legge di Little collega work in process, throughput e tempo di ciclo.
CT = WIP / TH = T0 + queue / TH, T0 = 1 h[6][5]
In una linea stabile il throughput è uguale al tasso di rilascio, quindi un wafer start non rilasciato è un wafer che non uscirà mai. I wafer che attendono troppo tra un passo e l'altro superano la finestra di queue time.
TH = release rate while u < 1 ⇒ wafers out ≈ Σ starts; queue wait = CT − T0 = queue / TH ≤ queue-time window (3.5 h CT in semi-tool-crash)[5][16]Ipotesi: il limite di 3,5 h sul tempo di ciclo sostituisce una finestra di queue time; le finestre reali sono fissate passo per passo dall'ingegneria di processo e i wafer che le superano vengono di norma scartati.
Approssimazione di Kingman: il tempo in coda cresce come u/(1−u) ed esplode quando l'utilizzo si avvicina al 100 %.
CTq ≈ ((ca² + ce²)/2) · (u/(1−u)) · te[5]Mostrata per intuizione: la coda del simulatore emerge da arrivi casuali e capacità casuale, non da questa formula.
Limite di classe ISO 14644-1 per particelle di dimensione D; a 0,1 µm la classe è il logaritmo della concentrazione.
Cn = 10^N · (0.1/D)^2.08 ⇒ N = log10(C≥0.1µm)[2]
Stanza ben miscelata: concentrazione = generazione ÷ (ricambi d'aria × volume × efficienza del filtro).
C = G / (ACH · V · η)[13][11]Ipotesi: le grandezze (MTBF, tassi di generazione, k, τ) sono tarature illustrative, non dati di una fab reale.
Legge di affinità dei ventilatori: la potenza sale con il cubo della velocità.
P_fan = P_max · (speed)³[10]
Yield binomiale negativo: i difetti si raggruppano, quindi lo yield cala più lentamente di quanto preveda il modello di Poisson.
Y = (1 + A·D/α)^(−α), α = 2 (α→∞: Y = e^(−A·D))[3][4][15][14]
Yield learning: la densità di difetti decade verso un livello maturo man mano che si spende tempo di ingegneria.
D(t+Δt) = D∞ + (D − D∞)·e^(−Δt/τ), τ = 120 h · (0.10 / engineering share)[15][18]Ipotesi: τ è compresso nel tempo di circa 100× rispetto ai tassi di apprendimento di settore riportati (4–6,5 % al mese, Leachman), così che uno scenario di 14 giorni mostri l'effetto.
Le particelle che si depositano sui wafer aggiungono difetti killer in proporzione alla concentrazione nell'aria.
D_total = D_learn + k · C, k = 4·10⁻⁶ cm⁻² per particle/m³Ipotesi: una costante illustrativa; le fab reali tarano i tassi di difetti killer sui propri dati di ispezione.
Yield parametrico: la quota di un processo normale che cade entro i limiti di specifica; il Cpk misura il margine.
Y_param = Φ((USL−μ)/σ) − Φ((LSL−μ)/σ), Cpk = min(USL−μ, μ−LSL)/(3σ)[7][8][19]
SPC: medie di n campioni, con limiti di controllo ±3σ/√n e regole di zona.
x̄ ~ N(μ, σ/√n), control limits ±3σ/√n; zone rules (2 of 3 beyond 2σ, 4 of 5 beyond 1σ, 8 on one side)[8][7][12]
Altre costanti operative usate dal modello.
8 scanners × 6 wafer-starts/h · metrology −0.5 % capacity per sampled wafer/h · rollback: 2 h at half capacity + 4 wafer-equivalents reworked · drift 0.25 nm/h · crash repair 18 technician-hours · leak crew +2 people for 3 h · tools 150 kW busy / 60 kW idle, fans 150 kW at 100 %Ipotesi: le grandezze (MTBF, tassi di generazione, k, τ) sono tarature illustrative, non dati di una fab reale.
Die lordi per wafer da 300 mm per un die di area A.
DPW = π·d²/(4A) − π·d/√(2A), d = 300 mm[9]

Casualità: un generatore mulberry32 con seed; distribuzioni usate: uniforme, esponenziale (CDF inversa), normale (Box–Muller), Poisson (Knuth). Il seed è mostrato e condivisibile.

Fonti

  1. SEMI E10 — Specification for Definition and Measurement of Equipment Reliability, Availability, and Maintainability (RAM) and Utilization — SEMI
  2. ISO 14644-1:2015 Cleanrooms and associated controlled environments — Part 1: Classification of air cleanliness by particle concentration — ISO, 2015
  3. C. H. Stapper, F. M. Armstrong, K. Saji — Integrated circuit yield statistics — Proceedings of the IEEE 71(4), 1983
  4. J. A. Cunningham — The use and evaluation of yield models in integrated circuit manufacturing — IEEE Trans. Semiconductor Manufacturing 3(2), 1990
  5. W. J. Hopp, M. L. Spearman — Factory Physics (3rd ed.), ch. 7–8: Little’s law, Kingman (VUT) equation — Waveland Press, 2008
  6. J. D. C. Little — A Proof for the Queuing Formula L = λW — Operations Research 9(3), 1961
  7. D. C. Montgomery — Introduction to Statistical Quality Control (x̄ charts, process capability Cpk) — Wiley, 2019
  8. NIST/SEMATECH e-Handbook of Statistical Methods — 6.3 Univariate and Multivariate Control Charts; 6.1.6 Process capability — NIST
  9. Dies-per-wafer estimate DPW = πd²/(4S) − πd/√(2S) (de Vries, “Investigation of gross die per wafer formulas”, IEEE TSM 18(1)) — IEEE, 2005
  10. Fan affinity laws: flow ∝ speed, pressure ∝ speed², power ∝ speed³ — U.S. DOE — Improving Fan System Performance: A Sourcebook for Industry
  11. EN 1822-1:2019 High efficiency air filters (EPA, HEPA and ULPA) — classification (U15 ≥ 99.9995 % at MPPS) — CEN, 2019
  12. Western Electric Statistical Quality Control Handbook (1956) — zone rules for control charts — Western Electric / NIST e-Handbook 6.3.2
  13. W. Whyte — Cleanroom Technology: Fundamentals of Design, Testing and Operation (2nd ed.), ch. on dispersion of particles from people; well-mixed room dilution equation — Wiley, 2010
  14. Yu. I. Bogdanov, N. A. Bogdanova, V. L. Dshkhunyan — Statistical Yield Modeling for IC Manufacture: Hierarchical Fault Distributions (§2 Compound Poisson distribution, after Eq. (17), p. 4 of the arXiv PDF — large-area clustering negative binomial model: the cluster parameter’s “typical values approximately range from 0.3 to 7”) — arXiv physics/0303039, 2003
  15. R. C. Leachman — Yield Modeling and Analysis (Poisson, Murphy, Seeds, negative-binomial models; §8: SMLY survey with C. N. Berglund for International SEMATECH, 2002–03 — yield loss fitted as YL(t) = YL(0)·e^(−λt), Table 2 averages 4.4 / 4.0 / 6.5 %/month at 350 / 250 / 180 nm) — UC Berkeley, IEOR 130 course notes (unpublished), 2014
  16. A. Klemmt, L. Mönch — Scheduling jobs with time constraints between consecutive process steps in semiconductor manufacturing (time windows set by process engineering against native oxidation and contamination; jobs that violate them are scrapped) — Proceedings of the 2012 Winter Simulation Conference, 2012
  17. NIST/SEMATECH e-Handbook of Statistical Methods — 8.1.6.1 Exponential distribution (constant failure rate) — NIST
  18. C. Weber — Yield learning and the sources of profitability in semiconductor manufacturing and process development — IEEE Trans. Semiconductor Manufacturing 17(4), 2004
  19. M. Abramowitz, I. Stegun — Handbook of Mathematical Functions, 26.2.17 — NBS, 1964

Chi lo fa per mestiere

Modello didattico, non per decisioni operative. Gli impianti reali tarano ogni costante sulle proprie apparecchiature e sui propri dati.